（原标题：PDK港股配资杠杆，要变了）
如果您希望可以时常见面，欢迎标星收藏哦~
组装设计套件将大大提高效率，但目前仍以定制方法为主。
工艺设计套件 (PDK) 在确保硅片技术能够以设计工具能够跟上的方式从一代传到下一代方面发挥着重要作用。过去封装不需要这样的基础设施，但随着先进封装的出现，这种情况开始发生变化。
异构组件仍在不断涌现，但它们的优势正在吸引新的设计。“小芯片和异构集成允许通过分区来混合和匹配不同的硅片并重复使用 IP 来构建具有更大灵活性、优化性能和降低成本的系统，从而分解单片 SoC，” ASE 集团高级总监曹立宏在 OCP 峰会上的演讲中说道。
对于 2.5D 和 3D 设计，封装与内部组件一样，都是整体解决方案的重要组成部分，因此设计验证不再止步于芯片边缘。制造也变得更加复杂，代工厂和装配厂需要更好的方法来阐明确保新产品能够以良好的良率制造的最佳方法。
此类文件又被称为组装设计套件 (ADK) 或封装组装设计套件 (PADK)，记录了构建高级封装的功能和规则。一家有影响力的厂商正在全力支持它：“所有新的 美国 政府项目都需要它，” Cadence高级 IC 封装产品管理组总监 John Park 说道。问题在于，是否每个人都会就它应该包含哪些内容以及它应该是什么样子达成一致。
目前可用的是部分 ADK，但它缺乏 PDK 的严谨性和稳定性。“人们已经习惯了这种漂亮、正式的 PDK，”Park 说。“当你进行封装时，它无处不在，而且一直在变化。”
不仅仅是引线框架和基板
历史上最简单的封装包含两个物件——芯片和引线框架，通过焊线相互连接。较新（但仍具有历史意义）的大型封装（如球栅阵列 (BGA)）依赖于通常容纳倒装芯片芯片的基板。该基板本质上是一块小型印刷电路板 (PCB)。芯片上的凸块与基板上的焊盘相配。信号通过基板互连从芯片传输到封装球。
基板设计人员通过将基板的 Gerber 图提交给外包装配和测试 (OSAT) 机构来检查其焊盘和互连位置，外包装配和测试 (OSAT) 机构会对其进行检查以确保所提出的基板在构建时能够获得良好的产量。“您只需要一个 CSV 文件和一组设计规则，就可以开始设计基板了，” Synopsys系统解决方案集团高级总监 Shawn Nikoukary 说道。
先进封装仍然有基板，并且经过相同的传统工艺。但这些封装包含许多其他组件，可能包括多个芯片、无源器件、微机电系统 (MEMS) 或光学组件以及中介层。中介层通常是唯一直接连接到基板的组件。其他连接都通过中介层。而共封装子系统的整体性能取决于从芯片细节到封装内组件位置的所有因素。
又一次签核
由于组件之间潜在相互作用的复杂性，高级封装现在需要完整的签核流程，而且这不仅仅用于可制造性。仍必须检查设计是否有足够的产量，但简单的 Gerber 评估已不足以进行基板以外的任何验证。“这些新工具需要文本文件和大量设置和方法，而且要复杂得多，”Synopsys 的 Nikoukary 说。
必须检查确定封装内元件布局的平面图，以确保其可构建，并为工具留出适当的空间。平面图可能需要两到三次迭代才能确定。这也会影响芯片设计，因此这项工作不能拖到最后一刻。
Cadence 的 Park 表示：“你需要制定组装规则，规定芯片可以堆叠到多高。芯片之间的间距可以有多近？芯片可以放置在离基板边缘多近的位置？”
在某些情况下，存在标准模块高度。Lam Research 先进封装高级技术总监 CheePing Lee 表示：“HBM 与AI加速器并排放置，因此内存堆栈和 GPU 芯片的厚度标准高度限制为 775 微米。”
布局规划决策通常在设计流程的早期就已做出。西门子EDA 高级 IC 封装解决方案架构师 Anthony Mastroianni 表示：“芯片设计在流片时就已确定，但为了推动协同优化，某些方面需要提前确定。前端约束（如引脚布局和供电要求）需要在流片前与封装功能保持一致。目标是通过在设计流程早期解决这些相互依赖关系来减少后期的意外。”
必要时，通常会在芯片上添加重分布层 (RDL)，以便将凸块分散到所需的凸块间距。必须验证堆叠结构（甚至所用材料）以确保组装能够顺利进行。必须检查通孔，无论是硅通孔 (TSV) 还是中介层通孔 (TIV)。甚至多个芯片之间的功能分区也必须得到批准。
Amkor全球设计副总裁 Ruben Fuentes 表示：“我们与客户合作，了解他们的堆叠方式以及他们考虑的层数。然后，我们会为他们即时创建自定义 ADK。我们为他们提供初始设计数据库和层转换文件，以便他们了解层映射的工作原理。只要他们在设计封装时运行我们的 ADK，就能保证我们能够为他们制造。”
先进封装的各个方面可能会以意想不到的方式相互作用。“凸块高度决定了一些间距规则，具体取决于凸块的类型和使用的间距，”Nikoukary 说。“它还决定了这些组件可以靠得有多近。”
不仅仅是可制造性
可制造性只是在签收前必须验证的众多要素之一。“有制造规则，也有设计规则，”Nikoukary 说道。
可能需要检查的最重要的机械因素可能是封装散发足够热量的能力，以使内容物在规格范围内运行。这对于高功率处理器和 HBM 堆栈尤其令人担忧，因为芯片的定位非常重要。例如，热量会降低 HBM 性能，因此在热处理器和其内存之间保持一定距离是有帮助的，但这必须与因较长的走线而导致的任何性能损失进行权衡。如果堆叠多个芯片，最好将最热的芯片放在堆栈顶部，以便更容易散热。
由于许多微凸块和凸块必须具有足够的共面性才能与平坦表面（例如中介层或基板）建立可靠的连接，因此机械应力已成为一个重要因素。“您需要测量所有这些不同微凸块的高度，”Lam 的 Lee 说。“它们是平的还是不平的？它们被规定得尽可能平整，因为如果您有一个或几个微凸块太高，它们将与焊盘连接在一起，并导致其余的较低凸块无法与其他焊盘连接。”
由于多种材料具有不同的热膨胀系数 (CTE)，组装过程中的热应力可能导致翘曲，但这取决于组装过程。标准凸块回流使整个组件经受回流热，所有组件都会膨胀。热压粘合仅使被粘合的芯片经受该温度，而不会影响其他组件。但它是逐个芯片进行的，因此与简单地使用可以一次回流整个封装托盘的回流炉相比，它更慢，因此成本更高。
电气验证
某些电气线路也必须经过验证，尤其是 SerDes，因为它们的工作频率很高。通过任何材料的电气噪声（无论是来自封装内部还是外部）都会降低信号质量，导致眼图上的眼睛闭合。某些信号可能需要通过接地线路隔离，以对抗串扰。
“我们进行 RLC 评估和电气线路检查，以及应力模拟，”曹说。“在 SerDes 设计中，我们分析插入回波损耗和电源域网络设计。”
电迁移可能会导致长期故障，因此必须检查整个组件以确保电流密度保持在安全范围内。
理论上，所有这些验证都必须在整个组件上进行，从第一个晶体管到最后一个凸块。PCB 设计工具无法处理先进封装所拥有的数据库条目数量，目前这些条目数量已达数百万。然而，IC 设计工具已构建为处理最大规模芯片设计所需的庞大数据库，因此它们可以处理除基板之外的所有事务。
但即使是 IC 设计工具也无法处理整个组件的平面表示，因此设计的部分被抽象出来，以便在合理的时间内进行验证。特别是，对封装组件执行逻辑与原理图 (LVS) 和设计规则检查 (DRC)。
在规划先进封装时，供应商的数量也很重要。“我们更加关注供应链约束，并确保设计在现有材料和制造技术范围内是可行的，”Mastroianni 补充道。
制定封装规则
PDK 的封装等价物（我们称之为 ADK）目前是一个松散的概念，以临时方式进行管理。开发商、代工厂和 OSAT 正在制定可靠生产的规则，但这些规则是根据每个项目确定的，缺乏一致的结构。它们所包含的规则类型超出了硅 PDK 所包含的范围，因为除了半导体处理之外，还有更多的事情要做。也就是说，规则的数量要比高级节点 PDK 所需的数量要少。
“我们不仅包括标准内容，如线路和空间，而且还在其中进行装配检查，”Fuentes 说。“我们可以检查我们的电容器尺寸是否正确。但我想说 PDK 要大得多。”
尽管 ADK 所含数据与 PDK 有所重叠，但 ADK 并没有统一的格式。Fuentes 表示：“每个 OSAT 或代工厂都必须开发自己的 ADK。但它使用的功能与 IC 方面相同。”
格式可能受到提取文件的 EDA 工具的严重影响，PDK 就是这种情况。“对于 Calibre（西门子的 DRC 工具），我们使用他们的 SVRF 格式，”Fuentes 继续说道。“这是他们创建的一种特定格式，所有客户的设计都遵循这种格式。这确保他们的工具可以读取 ADK。”
缺乏 ADK 的单一来源也可能是一个挑战。一些规则来自制造硅中介层的代工厂。有机中介层往往来自 OSAT，尽管并非所有 OSAT 都拥有最先进的线/空间规则所需的工具。所有参与的代工厂、OSAT 以及 HBM 等其他组件的任何其他供应商都对整体组装计划有所贡献。因此，虽然没有商定的格式，但也没有一个所有数据的来源。
Synopsys 的 Nikoukary 表示：“越来越多的 OSAT —— 甚至是基板工厂 —— 正在进入先进封装领域，提供嵌入硅桥的有机先进封装。但 OSAT 和基板工厂的设计规则略有不同，格式也不同。”
难以捉摸的标准
PDK 从未正式标准化。虽然有开放的 PDK 项目，但鉴于代工厂和 EDA 工具供应商数量有限，实用的 PDK 格式由每个代工厂和工具供应商协商确定。目前，即使考虑到当今芯片出货量巨大，标准化似乎也不是当务之急。
Synopsys 技术产品管理总监 Keith Lanier 表示：“从来就没有完美的标准化。他们曾尝试过，但从未做到 100%，组装设计套件也可能会发生同样的事情。”
尽管有各种头条新闻，但先进封装仅占当今出货芯片的一小部分。这使得负担保持在合理范围内。但如果此类技术成为主流，那么将来自众多来源的必要信息汇集到各种组装厂可能会变得难以管理。与所有相关方单独协商一套规则的过程可能极其低效。
有人在讨论如何将 ADK 标准化。“你能弥补 PDK 和 ADK 之间的差距，让它们更相似，甚至更完全重叠吗？”Lanier 问道。
无论如何，现在的重点是如何推动技术发展。功能变化很快，可能感觉制定标准还为时过早。随着技术的稳定，如果它仍然被少数几家公司牢牢控制，那么标准可能会因为让供应商之间的转换变得过于容易而遭到负面评价。
处理 ADK 的工具已经很成熟，这也为变革设置了障碍。“挑战的一部分是让一些老旧的工具能够支持标准，”Lanier 指出。
但开放小芯片市场的前景可能会增加动力。“为了实现真正开放的异构设计生态系统，设计和制造团队需要合作制定一套通用的设计规则和材料，以满足设计需求和各个封装组件的可制造性，”Mastroianni 说。“这个开放的生态系统将需要新的开放格式、设计套件和设计方法来定义和部署这个新的用户驱动供应链。”
ADK 即将问世
构建可制造的高级封装所需的交互和依赖性数量使得必须指定许多规则。OSAT 不会愿意接手良率低的项目。IC 工具供应商需要一种方法来获取要验证的规则。项目中的任何人都不希望在流程后期发现致命缺陷。最重要的是，美国政府要求新项目必须使用 ADK。
现在面临的挑战之一是教育。“需要进行大量的教育，告诉客户什么是 ADK，为什么它如此重要，然后尝试让他们全部设置好，”Fuentes 说。“通常，封装设计师对 ADK 一无所知。这对 OSAT 领域来说都是全新的。”
快速的发展速度表明 ADK 将继续发展。Fuentes 指出：“封装领域仍有许多未知数。”因此，ADK 应该会随着技术本身的发展而继续快速发展。我们可能会也可能不会看到标准化的 ADK，但我们将以某种形式看到 ADK。
https://semiengineering.com/assembly-design-rules-slowly-emerge/
半导体精品公众号推荐
专注半导体领域更多原创内容
关注全球半导体产业动向与趋势
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4020期内容，欢迎关注。
『半导体第一垂直媒体』
实时 专业 原创 深度
公众号ID：icbank
喜欢我们的内容就点“在看”分享给小伙伴哦
文章为作者独立观点，不代表实盘配资杠杆_配资杠杆的炒股平台_炒股配资杠杆开户观点
相关文章
